股票配资114 半导体生态发展大会，天基计算、三维封装与RISC-V多点开花

9月17日至19日，以“Al驱动新质创芯”为主题的2026半导体生态发展大会暨上海院士专家创新大会在上海举行。

作者 | 陈俊清

9月17日至19日，以“Al驱动新质创芯”为主题的2026半导体生态发展大会暨上海院士专家创新大会在上海举行。

会上，来自集成电路设计、半导体材料、制造设备与零部件、AI与半导体应用等领域的院士专家、企业家就行业发展情况展开讨论。

从核心分享情况来看，当前，天基计算正牵引芯片技术向感知计算一体化、二维半导体材料、光计算、太空光伏四大方向演进。2.5D/3D三维集成成为突破制程限制、提升本土制造能力的关键路径；RISC-V开放生态与CPU+GPU异构架构则重塑AI算力体系。

天基计算带动技术革新智能体FPGA创新开发范式

当前，对地观测、深空探测卫星正持续产生海量遥感数据，传统模式为“天上采集、地面计算”。褚君浩院士表示，海量数据下行传输带来带宽、时延的巨大挑战。数据量爆炸式增长，下传地面处理会造成传输拥堵、响应滞后。褚君浩提出，行业发展方向应当从“天数地算”转向“天算天用”。

他同时表示，天基计算落地面临多重瓶颈，如卫星平台算力不足、海量遥感数据传输受限、模数转换吞吐压力大，叠加太空环境抗辐射、低功耗、高带宽、低延迟、供能散热、成本控制等硬性约束，对半导体器件、芯片架构、智能算法提出全新要求，倒逼芯片技术体系革新。

在演讲中，褚君浩重点介绍四条关键技术方向：

一是感知分析执行一体化器件，推动传统“感、存、算”分离架构走向一体化。依托类脑智能硬件新策略，借鉴材料可编程、能带可调控特性，实现硬件自主感知、识别、决策与执行。

二是二维半导体材料，作为后摩尔时代的重要选项。二维半导体具备原子级厚度、界面完整、可灵活转移集成等优势，有望支撑5纳米及以下先进制程。

三是光计算技术。光子集成、光互联、光计算具备高带宽、高速率优势，适配天基场景的算力需求。

四是太空光伏技术，解决在轨平台能源供给难题。多级砷化镓太阳能电池效率已达35%左右，目标向40%推进；柔性砷化镓电池已经在通信卫星在轨验证，单块载荷面积可达18平方米，输出功率约5000瓦。激光电池也是空间能量供给的重要研究方向。太空光伏技术还可外溢至地面产业，支撑集中式、分布式光伏、光伏制氢、光伏赋能新能源汽车等应用场景。

面向天基计算等复杂算力场景，FPGA可重构算力的价值同样凸显。FPGA拥有硬件并行、灵活可编程的特点，但传统开发高度依赖资深专家，调试验证周期长、成本高，应用范围受限。

复旦微电董事长兼总经理、复旦大学微电子学院教授张卫介绍，复旦微电正在打造智能体驱动的FPGA全流程开发平台，9月底即将上线开放试用。平台覆盖从需求定义到交付的12个工程环节，构建智能体与FPGA协同飞轮，由智能体自动生成代码、约束配置并联动硬件完成验证迭代，消除设计幻觉。新范式将开发迭代周期由按月压缩至5天左右。

张卫表示，复旦微电子不只是做强FPGA芯片硬件，更希望降低使用门槛，让国产FPGA走进更多行业场景。

三维集成催生键合设备需求

当前，传统依靠光刻微缩提升芯片性能的路径正遭遇明确的成本拐点。受先进制程微缩成本红利见底、光刻机使用受限等因素推动，通过多芯片立体堆叠实现的三维集成，成为提升芯片性能与本土制造能力的关键技术路径。

拓荆科技董事长吕光泉在主题演讲中表示，2.5D/3D封装是三维集成主流技术方向，其中混合键合技术可大幅缩短芯片间互联距离，提升上下层互联密度与带宽；可使供应链路径缩短30%，底层金属布线密度提升20%-30%，同时改善传统封装的散热、信号压降与噪音问题。

吕光泉透露，三维集成的制程标准与前道晶圆制造一致，对洁净度、颗粒度、对准精度、在线检测及可追溯能力的要求均达到晶圆级标准，核心设备既包括光刻、刻蚀、薄膜沉积、CMP、清洗等通用前道设备，也涵盖键合、晶圆减薄、缺陷检测修复等专用设备。

作为国内半导体薄膜沉积设备龙头，拓荆科技早在2018年便启动三维集成相关技术研发，是国内最早布局该领域的设备厂商之一。公司2020年成立专项主体推进技术产业化，重点攻克键合精度控制、缺陷检测与修复等核心难题，目前一系列键合设备已投入市场，尤其是Hybrid Bonding已在大规模量产，另有多款产品处于客户端验证阶段。

吕光泉称，公司今年上半年完成46亿元定向增发，其中大部分资金将投向三维IC装备中心建设。该中心将从基础技术研究入手，覆盖算力模拟、光学算法、键合界面物理化学机制等底层研究，打通从设备开发、工艺验证到客户端应用的全链条，最终交付可量产、可验证的完整设备解决方案，提前布局下一代技术。

RISC-V生态加速落地

作为当前全球三大主流指令集架构之一，RISC-V是最有潜力成为国际统一标准的架构。论坛上，超睿科技(上海)有限公司执行总裁兼首席技术官蒋江表示，当前AI产业高速发展对算力底座提出了全新要求，而行业普遍存在的算子库重复投入、生态割裂等痛点，原因在于芯片底层指令集与微架构的不统一。

RISC-V凭借开放标准、软硬件解耦、开源生态三大核心优势，为AI芯片创新与生态成熟构建底层范式。蒋江介绍，“RISC-V成为国际标准不只是技术问题，还涉及知识产权、市场格局等多方博弈，最乐观预计2027年底获批，客观来看可能需要2-3年甚至更长时间。但RISC-V成为ISA领域的国际标准，是不可逆转的大趋势。”

蓝芯算力（深圳）科技有限公司首席技术官贾新霞在论坛中分享了该公司RISC-V芯片的最新商业进展，其表示，蓝芯算力于今年2月点亮首款基于RISC-V架构的智通融合一体CPU蓝芯LX500，基于LX500芯片，蓝芯算力推出了面向AI原生场景的智能体一体机产品，

贾新霞介绍，目前上述产品已完成与Qwen 3.5 35B（BF16 精度）、Kimi K2.6万亿参数大模型的适配，Kimi K3 128K超长上下文版本的适配工作也在推进。她透露，LX500 系列产品已落地多家头部客户，涵盖头部运营商、央国企集团、云服务厂商、金融机构、高校及工业领域客户，部分国际集群项目正在建设中。2026年以来，产品已收获国内外批量订单并启动交付。

在底层指令集生态重构与国产算力产品快速落地的产业背景下，AI算力的整体架构也正迎来更深层的范式变革。当前，算力架构正从“GPU独大”的训练导向，转向“CPU+GPU”协同的异构体系。训练时代“1颗CPU带动8至12张GPU的格局正在被打破”英特尔中国研究院院长宋继强表示。

宋继强通过智能体“反射-思考-规划-执行”全流程拆解了算力分配逻辑：仅大模型推理的“思考”阶段密集调用GPU，其余环节均由CPU承担核心处理工作；进入多智能体与具身智能时代，端边云协同的架构进一步放大了对CPU调度能力的需求，实时交互、运动控制等硬实时任务与记忆更新、高阶推理等非实时任务分层落地，本质上都需要CPU与GPU混合协同支撑。

面向这一趋势，英特尔已完成从制程到芯片的布局，18A制程已实现量产，基于该制程的288核能效核服务器CPU已落地；迭代的18A-P制程及下一代智能体优化CPU，通过高性能核、新增寄存器与模块化功耗提升多智能体调度效率；同时针对MoE模型推理痛点，即将推出主打能效与带宽的服务器GPU。